DSpace DSpace
 

Community Repository of Fukui (CRFukui) >
K01 福井工業高等専門学校 >
K01-100 学術雑誌論文 >
01 雑誌等掲載論文 >

このアイテムの引用には次の識別子を使用してください: http://hdl.handle.net/10461/4753

タイトル: パイプライン型スレッド処理機構によるデータ駆動アーキテクチャQth : マッチングメモリ入力転送路の2重化
その他のタイトル: We expect that pure dynamic data-driven processor is applicable to the fine-grain parallel computing. Data-driven processor Qv-x series are suitable for the ULSI design, and they are made up of self-timed elastic transfer architectures. In this report, we will represent a new architecture Qth. In this Qth architecture, we will provide "Pipelined Thread Processing Mechanism". Several instructions inter-depending on resources are organized as thread by static scheduling (method),and packets that convey thread and operand-data are flowed into pipelined ALU to execute the thread. By adopting this mechanism, we could decrease the total amount of transaction packets and could improve execution speed from high of 62 % to 33%.
著者: 斉藤, 徹
浅田, 勝彦
SAITOH, Tohru
ASADA, Katsuhiko
キーワード: データ駆動アーキテクチャ
非同期アーキテクチャ
VLIW
並列計算機
発行日: 12-12月-1996
出版者: 情報処理学会
掲載誌: 情報処理学会研究報告. 計算機アーキテクチャ研究会報告
巻: 96
資料タイプ: Article
URI: http://hdl.handle.net/10461/4753
出現コレクション:01 雑誌等掲載論文

このアイテムのファイル:

ファイル 記述 サイズフォーマット
saitou.96(121).pdf529.49 kBAdobe PDF見る/開く

このリポジトリに保管されているアイテムはすべて著作権により保護されています。